Приложна интегрална схема

1. Персонализирани

ASIC се разделя на персонализирани и полуперсонализирани. Пълният персонализиран дизайн изисква дизайнерите да завършат целия дизайн на веригата, така че има голямо количество работна ръка и добра гъвкавост, но ефективността на разработката е ниска. Ако дизайнът е идеален, пълното персонализиране може да работи по-бързо от полуперсонализирания ASIC чип. Полуперсонализираната стандартна логическа единица (стандартна клетка) може да бъде избрана от стандартната логическа единица, MSI (като суматор, компаратор и т.н.), път за данни (като ALU, памет, шина) от стандартната логическа клетка. ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, Съвременните ASIC често съдържат целия 32-битов процесор, подобно на клетки с памет и други модули, подобни на ROM, RAM, EEPROM, FLASH. Такава ASIC често се нарича SOC (система на чип).

FPGA е близък роднина на ASIC, обикновено чрез схематично, VHDL за моделиране на цифрова система, използвайки софтуерна симулация на EDA, синтезира, генерира мрежова таблица на базата на някои стандартни библиотеки, конфигурирани за използване на чипа. Разликата между ASIC е, че потребителят не трябва да се намесва в оформлението на кабелите и проблемите с процеса на чипа, а логическата функция може да бъде променена по всяко време и гъвкава.

2. Дизайн

Методът и средствата за проектиране на ASIC са претърпели десетилетия на развитие, от първоначалния ръчен дизайн до процеса на усъвършенствано автоматично внедряване. Това също е резултат от науката и технологиите, особено електронните информационни технологии през последните десетилетия. От процеса на развитие от дизайна, дизайнът означава опитен ръчен дизайн, компютърно подпомаган дизайн (ICCAD), автоматизация на електронния дизайн EDA, автоматизация на дизайна на електронни системи ESDA и програмируема от потребителя фаза. Интегралната схема е направена върху оригинална силиконова пластина с дебелина само няколкостотин микрона, всеки силикон може да побере стотици или дори хиляди матрици. Транзисторите и свързващите линии в интегралната схема могат да бъдат съставени от много слоеве и сегашният най-сложен процес е приблизително дифузионен слой или йонен имплантиран слой, разположен вътре в силиконовата пластина, и 6 слоя, разположени на повърхността на пластината. състав. По отношение на методите за проектиране, методът за проектиране на интегрални схеми може да бъде разделен на три начина за проектиране, полуперсонализиран и програмируем IC дизайн.

2.1 Дизайн на Pixabine

Всички персонализирани ASIC са най-основният метод за проектиране на интегрални схеми (без използване на съществуващи библиотечни единици), извършващ фина работа за всички компоненти в метода на проектиране на интегрални схеми. Пълномащабният дизайн може да минимизира най-малката площ, най-доброто разположение на кабелите, оптималния обем на консумация на енергия, за да се получат най-добрите електрически характеристики. Този метод е особено подходящ за аналогова верига, цифрово-аналогова смесителна верига и специално изискване за скорост, консумация на енергия, диелектрична площ, други характеристики на устройството (като линейност, симетрия, токов капацитет, издържано напрежение и др. ); или Outcoats в съществуваща библиотека с компоненти. Характеристики: Seiko, високи изисквания за дизайн, дълъг цикъл, скъпи разходи за проектиране.

Поради множеството библиотеки с модули и вериги на функционални модули, методът на пълен дизайн постепенно се заменя от метода на полуперсонализиране. В настоящия дизайн на IC цялата верига използва феномен, който е напълно проектиран. Всички изисквания за персонализиран дизайн: Пълният персонализиран дизайн трябва да отчита условията на процеса в зависимост от сложността и определянето на трудността на веригата, броя на слоевете на окабеляване, параметрите на материала, методите на процеса, граничните параметри и крайните скорости. Изискват се опит и техники, овладяване на различни правила и методи за проектиране, обикновено завършени от професионални дизайнери на микроелектронни IC; конвенционалният дизайн може да се поучи от предишния дизайн, някои устройства трябва да бъдат проектирани отделно според електрическите характеристики; оформление, окабеляване, типографска комбинация и т.н. Помислете за дизайна на принципа на дизайна принципа на дизайна според оптималния размер, най-разумното оформление, най-късата връзка, най-удобния щифт. Дизайнът на оформлението е свързан с процеса и е необходимо да се разбере напълно спецификацията на процеса и разумното оформление на дизайна и процесите според параметрите на процеса и изискванията на процеса.

2.2 полуперсонализиран метод на проектиране

Полуперсонализираният метод на проектиране също се разделя на стандартен метод на проектиране, базиран на единици, и метод на проектиране на масив от врати.

Методът на проектиране, базиран на стандартната единица, е: логическа единица, наречена стандартна единица, като например с вратата или вратите, мултиплексиране, задействания и т.н., в съответствие с определени специфични правила, Формирайте ASIC с пре -проектирана голяма единица. ASIC, базиран на стандартни единици, е известен също като CBIC (Cell-based IC).

Методът на проектиране, базиран на гейт решетката, е да се завърши проектиране на специална интегрална схема в предварително формулиран субстрат или главна матрица от транзисторни масиви. Половината персонализация може да съкрати цикъла на разработка, да намали разходите и рисковете за разработка.

1 ) Въз основа на метода на проектиране на стандартна единица

Този метод приема предварително проектирана логическа единица, наречена стандартна единица. Като гейт вериги, многоканални превключватели, тригери, тактови генератори и т.н., подредете ги в масиви в конкретно правило, направено от полупроводников гейт масив и последващи, след това подпровайдери според функциите и изискванията на веригата Свържете желаната логическа единица в желаната специална интегрална схема. Всички стандартни единици в

Библиотеката на модулите е предварително проектирана с персонализирани методи, точно като дървена или стена, обикновено подредена, и оставя канал за окабеляване по ширина в съответствие с принципа на равно разстояние. . Основното предимство на CBIC, недостатъците:

Завършете задачата за проектиране на ASIC с предварителен дизайн, предварителен тест, предварително определена библиотека със стандартни единици, спестявайки пари и по-малко риск.

• Дизайнерите трябва само да определят оформлението на стандартния модул и взаимното свързване в CBIC.

• Стандартната единица може да бъде поставена навсякъде в чипа.

• Всички слоеве на маската са персонализирани.

• могат да бъдат вградени във вградената функционална единица.

• Производственият цикъл е по-кратък и разходите за разработка не са твърде високи.

• изисква пари за закупуване или проектиране на стандартни клетъчни библиотеки; ※ Необходимо е да отделите повече време за дизайна на взаимното свързване на слоя маска.

2 ) Въз основа на ASIC гейт масив

е да се повтори транзистора като минимална единица, да се формира по същество масив, да се формира главна полупроводникова гейт матрица или субстрат и след това да се свърже желаната логическа единица според функцията на веригата и необходимата маска. Желаната специална интегрална схема. ASIC е проектирана с гейт масив, като само металният слой, използван като транзисторни връзки, се определя от дизайнера с пълномащабен метод на маска, който се нарича маскиран гейт масив. Логическата единица в гейт масива се нарича макро единица, където всяка от основните единици на всяка логическа единица е една и съща, само взаимовръзката между единицата и единицата е персонализирана. Дизайнерите на клиента могат да изберат предварително проектирани и предварително определени функционални логически единици или макро единици от библиотеката с клетки на гейт масива, за да персонализират дизайна на свързване. Решетката на портите е подходяща главно за дизайн на малки партиди цифрови схеми в кратък цикъл на разработка и ниски разходи за разработка.

2.3 Проектиране на ASIC на програмируеми устройства

програмируемите ASIC са друг специален клон на разработката на специализирани интегрални схеми, който използва основно програмируеми интегрални схеми като PROM, GAL, програмируеми схеми или логически масиви като PLD , CPLD, FPGA за получаване на ASIC. Основната му характеристика е директно да предоставя програмиране на софтуерен дизайн, да завършва функцията на ASIC веригата и не е необходимо да се обработва от линия за занаяти на интегрални схеми.

ASIC дизайнът на програмируемите устройства може да задоволи различни нужди. PLD и FPGA се използват за сравняване на програмируемото устройство. Подходящ за кратки цикли на разработка, има определена сложност и дизайн на цифрова верига на скалата на веригата. Особено подходящ за инженери, занимаващи се с проектиране на електронни системи, използващи EDA инструменти за проектиране на ASIC.

3. Преглед на разходите

Дизайнът на ASIC трябва да намали разходите за проектиране според функцията на веригата и изискванията за производителност, да изберете форма на веригата, структура на устройството, график на процеса, правила за проектиране, да минимизира площта на чипа, да намали дизайна разходи, съкращаване на цикъла на проектиране и накрая проектирано правилното, разумно оформление на маската и получаване на желаната интегрална схема от тромбоцитите и потока на процеса.

От икономическа гледна точка изискването за проектиране на ASIC е успешен ASIC продукт с минимални разходи за проектиране при възможно най-кратък цикъл на проектиране. Въпреки това, поради различните методи за проектиране на ASIC, разходите за проектиране са различни.

Пълният цикъл на проектиране е най-дългият цикъл на проектиране, разходите за проектиране са скъпи, разходите за проектиране са най-високи, подходящ за случай на насипно състояние е голям или не за цената на продукта.

Цената на полуперсонализирания дизайн е по-ниска от пълната персонализация, но е по-висока от програмируемата ASIC, подходяща за проектиране на големи партиди ASIC.

Използването на FPGA дизайна на ASIC е най-ниската цена за проектиране, но чипът е най-висок, подходящ за малки партиди ASIC продукти.

По-голямата част от дизайна на ASIC е направен в полу-персонализиран и FPGA. Сравнение на разходите за компоненти, проектирани от полуфабрикати и програмируеми FPGA ASIC: CBIC компонентите струват цената на IC 2-5 пъти. Но полу-персонализираният ASIC трябва да спечели в количество, независимо дали проектната цена е много по-висока от проектната цена на FPGA. Дизайнът на ASIC не само отчита цената на разходите за компоненти, размерът на партидата на ASIC елемента, продължителността на производствения цикъл, печалбите на продукта, животът на продукта и т.н. също са важен фактор, при който методите на проектиране, производствените процеси и разходите ограничения.