Aplikační integrovaný obvod

1. Přizpůsobené

ASIC se dělí na všechny vlastní a částečně přizpůsobené. Kompletní návrh na zakázku vyžaduje, aby designéři dokončili celý návrh obvodu, takže existuje velké množství pracovní síly a dobrá flexibilita, ale efektivita vývoje je nízká. Pokud je design ideální, může úplné přizpůsobení běžet rychleji než poloviční vlastní čip ASIC. Polopřizpůsobená standardní logická jednotka (Standard Cell) může být vybrána ze standardní logické jednotky, MSI (jako je sčítačka, komparátor atd.), datové cesty (jako je ALU, paměť, sběrnice) ze standardní logické buňky. ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, Moderní ASIC často obsahuje celý 32bitový procesor, podobně jako např. paměťové buňky a další moduly podobné ROM, RAM, EEPROM, FLASH. Takový ASIC je často označován jako SOC (on-chip system).

FPGA je blízký příbuzný ASIC, obecně prostřednictvím schématu, VHDL k modelování digitálního systému, pomocí simulace softwaru EDA, syntetizuje, generuje síťovou tabulku založenou na některých standardních knihovnách, nakonfigurovanou na čip k použití. Rozdíl mezi ASIC spočívá v tom, že uživatel nemusí zasahovat do uspořádání zapojení a procesních problémů čipu a logickou funkci lze kdykoli a flexibilně změnit.

2. Design

Metoda a prostředky návrhu ASIC prošly desetiletími vývoje vývoje, od počátečního ručního návrhu až po proces pokročilé automatické implementace. I to je výsledek vědy a techniky, zejména elektronických informačních technologií posledních desetiletí. Od procesu vývoje od designu znamená design zkušený ruční návrh, počítačově podporovaný návrh (ICCAD), automatizaci elektronického návrhu EDA, automatizaci návrhu elektronického systému ESDA a uživatelsky programovatelnou fázi. Integrovaný obvod je vyroben na originálním křemíkovém plátku o tloušťce jen několik set mikronů, každý křemík pojme stovky nebo dokonce tisíce matric. Tranzistory a spojovací vedení v integrovaném obvodu mohou být složeny z mnoha vrstev a současným nejsložitějším procesem je přibližně difúzní vrstva nebo iontová implantační vrstva umístěná uvnitř křemíkové destičky a 6 vrstev umístěných na povrchu destičky. složení. Z hlediska metod návrhu lze metodu návrhu integrovaných obvodů rozdělit na tři způsoby návrhu, polopřizpůsobený a programovatelný návrh IC.

2.1 Pixabine Design

Všechny zakázkové ASIC jsou nejzákladnější metodou návrhu integrovaného obvodu (bez použití existujících knihovních jednotek), provádějící jemnou práci pro všechny komponenty v integrovaných obvodech Metoda návrhu. Kompletní design může minimalizovat nejmenší plochu, nejlepší uspořádání kabeláže, optimální objem spotřeby energie, aby se dosáhlo nejlepších elektrických charakteristik. Tato metoda je vhodná zejména pro analogový obvod, digitálně-analogový směšovací obvod a speciální požadavky na rychlost, spotřebu energie, dielektrickou plochu, další charakteristiky zařízení (jako je linearita, symetrie, proudová kapacita, výdržné napětí atd. ); nebo Outcoats v existující knihovně komponent. Vlastnosti: Seiko, vysoké požadavky na design, dlouhý cyklus, drahé designové náklady.

Vzhledem k množství knihoven jednotek a obvodů funkčních modulů je metoda plného návrhu postupně nahrazována metodou semicustomization. V současném návrhu IC celý obvod využívá fenomén, který je plně navržen. Všechny požadavky na vlastní návrh: Návrh na zakázku by měl vzít v úvahu procesní podmínky v závislosti na složitosti a obtížnosti určení obvodu, počtu vrstev kabeláže, materiálových parametrech, metodách procesu, limitních parametrech a dokončených rychlostech. Jsou vyžadovány zkušenosti a techniky, zvládnutí různých návrhových pravidel a metod, obvykle dokončené profesionálními návrháři mikroelektronických IC; konvenční konstrukce se může učit z předchozí konstrukce, některá zařízení musí být navržena samostatně podle elektrických charakteristik; rozložení, zapojení, typografická kombinace atd. Zvažte návrh principu návrhu princip návrhu podle optimální velikosti, nejrozumnějšího rozložení, nejkratšího spojení, nejpohodlnějšího pinu. Návrh uspořádání souvisí s procesem a je nutné plně porozumět specifikaci procesu a rozumnému uspořádání návrhu a procesům podle parametrů procesu a požadavků procesu.

2.2 Metoda semi-vlastního návrhu

Metoda semi-custom design se také dělí na standardní metodu návrhu založenou na jednotkách a metodu návrhu dveřního pole.

Metoda návrhu založená na standardní jednotce je: logická jednotka zvaná standardní jednotka, například s dveřmi, nebo dveřmi, multiplexováním, spouštěči atd., v souladu s určitými specifickými pravidly , Vytvořte ASIC s pre - navržená velká jednotka. ASIC založené na standardních jednotkách je také známé jako CBIC (Cell-based IC).

Metoda návrhu založená na hradlovém poli spočívá v dokončení návrhu vyhrazeného integrovaného obvodu v předem připraveném substrátu nebo masteru na matrici tranzistorových polí. Poloviční přizpůsobení může zkrátit vývojový cyklus, snížit náklady na vývoj a rizika.

1 ) Na základě metody návrhu standardní jednotky

Tato metoda využívá předem navrženou logickou jednotku nazývanou standardní jednotka. Jako jsou hradlové obvody, vícekanálové spínače, spouštěče, generátory hodin atd., uspořádejte je do polí podle konkrétního pravidla, vytvořte polovodičové hradlové pole a následné, pak subproplivers podle funkcí obvodu a požadavků Připojte požadovanou logickou jednotku do požadovaný vyhrazený integrovaný obvod. Všechny standardní jednotky v

knihovny jednotek jsou předem navrženy pomocí vlastních metod, stejně jako dřevěné nebo nástěnné, obvykle uspořádané a ponechávají široký kabelový kanál v souladu s principem ekvidistanty. . Hlavní výhoda CBIC, nevýhody:

Dokončete úkol návrhu ASIC pomocí předem navržené, předem otestované a předem určené standardní knihovny jednotek, čímž ušetříte peníze a snížíte riziko.

• Návrháři potřebují pouze určit rozložení standardní jednotky a propojení v CBIC.

• Standardní jednotka může být umístěna kdekoli v čipu.

• Všechny vrstvy masky jsou přizpůsobeny.

• lze zabudovat do vestavěné funkční jednotky.

• Výrobní cyklus je kratší a náklady na vývoj nejsou příliš vysoké.

• vyžaduje peníze na nákup nebo návrh standardních buněčných knihoven; ※ Je nutné věnovat více času návrhu propojení vrstvy masky.

2 ) Na základě hradlového pole ASIC

je zopakovat tranzistor jako minimální jednotku, vytvořit v podstatě pole, vytvořit hlavní polovodičové hradlové pole nebo substrát a poté připojit požadovanou logickou jednotku podle funkce obvodu a požadované masky. Požadovaný vyhrazený integrovaný obvod. ASIC je navržen s hradlovým polem, pouze kovová vrstva použitá pro propojení tranzistorů je určena konstruktérem metodou celorozsahové masky, která se nazývá maskované hradlové pole. Logická jednotka v hradlovém poli se nazývá makro jednotka, kde každé ze základních rozložení jednotek každé logické jednotky je stejné, pouze je přizpůsobeno propojení mezi jednotkou a jednotkou. Návrháři zákazníků si mohou vybrat předem navržené a předem určené logické jednotky nebo makro jednotky z knihovny buněk hradlového pole a přizpůsobit si návrh propojení. Hradlové pole je vhodné především pro malosériové návrhy digitálních obvodů v krátkém vývojovém cyklu a nízkých nákladech na vývoj.

2.3 Návrh programovatelného obvodu ASIC

programovatelný ASIC je další speciální odvětví vývoje dedikovaného integrovaného obvodu, který využívá především programovatelné integrované obvody jako PROM, GAL, Programovatelné obvody nebo logická pole jako PLD , CPLD, FPGA pro získání ASIC. Jeho hlavním rysem je přímo poskytovat programování návrhu softwaru, dokončit funkci obvodu ASIC a nemusí být zpracováván linkou integrovaného obvodu.

Druhy návrhů programovatelných zařízení ASIC mohou vyhovět různým potřebám. PLD a FPGA se používají k porovnání programovatelného zařízení. Vhodné pro krátké vývojové cykly, je zde určitá složitost a digitální obvodový návrh měřítka obvodu. Zvláště vhodné pro inženýry zabývající se návrhem elektronických systémů pomocí nástrojů EDA pro návrh ASIC.

3. Přezkoumání nákladů

Návrh ASIC potřebuje snížit náklady na návrh podle požadavků na funkci obvodu a výkonu, vybrat formu obvodu, strukturu zařízení, plán procesu, pravidla návrhu, minimalizovat oblast čipu, snížit design náklady , Zkraťte cyklus návrhu a nakonec navrhněte správné, rozumné rozvržení masky a získejte požadovaný integrovaný obvod pomocí krevních destiček a procesu.

Z ekonomického hlediska je požadavkem na návrh ASIC úspěšný produkt ASIC s minimálními náklady na návrh v co nejkratším cyklu návrhu. Vzhledem k různým metodám návrhu ASIC se však náklady na jeho návrh liší.

Kompletní návrhový cyklus je nejdelším návrhovým cyklem, náklady na návrh jsou drahé, náklady na návrh jsou nejvyšší, vhodné pro případy, kdy je velké množství nebo ne kvůli ceně produktu.

Náklady na semi-custom design jsou nižší než náklady na úplné přizpůsobení, ale jsou vyšší než u programovatelného ASIC, vhodného pro velkosériový design ASIC.

Použití designu FPGA ASIC je nejnižší náklady na návrh, ale čip je nejvyšší, vhodný pro malosériové produkty ASIC.

Většina návrhu ASIC je provedena v semi-custom a FPGA. Porovnání nákladů na součástky napůl vyrobené a programovatelné pomocí FPGA navržených ASIC: CBIC součástky stojí IC 2-5krát. Ale semi-custom ASIC musí vyhrát v kvantitě, ať už jsou náklady na návrh mnohem vyšší než náklady na návrh FPGA. Návrh ASIC nezvažuje pouze náklady na komponenty, velikost šarže prvku ASIC, délku výrobního cyklu, zisky produktu, životnost produktu atd. jsou také důležitým faktorem, ve kterém jsou metody návrhu, výrobní procesy a náklady omezení.