Digitální signálový procesor

Úvod do aplikace

Základní úvod

Digitální signálový procesor se skládá z velkých nebo velmi rozsáhlých čipů integrovaných obvodů pro dokončení určitých úloh zpracování signálu Zařízení. Postupně je vyvíjen tak, aby vyhovoval potřebám vysokorychlostního zpracování signálů v reálném čase. S rozvojem technologie integrovaných obvodů a algoritmů zpracování digitálního signálu se metody implementace digitálních signálových procesorů neustále mění a funkce zpracování se neustále zlepšují a rozšiřují.

Aplikace

Digitální signálový procesor není omezen na úroveň zvuku a videa, je široce používán v komunikačních a informačních systémech, zpracování signálů a informací, automatické řízení, radar, armáda, letectví, kosmonautika, lékařství, domácí spotřebiče a mnoho dalších oborů. V minulosti byly mikroprocesory pro všeobecné použití používány k dokončení velkého počtu operací digitálního zpracování signálu, které byly pomalé a obtížné splnit skutečné potřeby; při současném použití bit-chip mikroprocesorů a rychlých paralelních násobičů byl efektivní způsob, jak realizovat digitální zpracování signálu, ale Tato metoda má mnoho zařízení, komplikovaný logický návrh a programování, vysokou spotřebu energie a vysokou cenu. Vznik digitálních signálových procesorů vyřešil výše uvedené problémy. DSP může rychle realizovat zpracování akvizice signálu, transformaci, filtrování, odhad, vylepšení, kompresi, identifikaci atd., aby získal formu signálu, která vyhovuje potřebám lidí.

Pro hostitele vozidla poskytuje digitální signálový procesor DSP především specifické zvukové pole nebo efekt, jako je divadlo, jazz atd., a některé mohou také přijímat rádio s vysokým rozlišením (HD) a satelitní rádio atd. tak dále, abyste dosáhli co největšího audiovizuálního požitku. Digitální signálový procesor DSP zvyšuje výkon a použitelnost hostitele vozidla, zlepšuje kvalitu zvuku a obrazu, poskytuje větší flexibilitu a rychlejší cyklus návrhu. S rozvojem technologie věřím, že v budoucnu bude možné poskytnout více zvukových a vizuálních speciálních efektů a palubní hostitel se stane high-tech informačním a zábavním centrem ve voze.

Klasifikace

Digitální signálové procesory lze podle programovatelnosti rozdělit na programovatelné a neprogramovatelné. Neprogramovatelný signálový procesor přebírá tok algoritmu zpracování signálu jako základní logickou strukturu bez řídicího programu a obecně může dokončit pouze jednu hlavní procesní funkci, takže se také nazývá vyhrazený signálový procesor. Jako je rychlý procesor s Fourierovou transformací, digitální filtr atd. Ačkoli má tento typ procesoru omezené funkce, má vyšší rychlost zpracování. Programovatelný signálový procesor může změnit funkci, kterou má procesor provést pomocí programování, a má větší univerzálnost, takže se také nazývá signálový procesor pro všeobecné použití. S neustálým zlepšováním poměru výkonu a ceny u univerzálních signálových procesorů je jeho aplikace v signálové oblasti stále populárnější.

Programovatelné signálové procesory, které byly vyvinuty, jsou zhruba následující:

Hlavním tělem je mikroprocesorový čip se základní bitovou délkou 2, 4 a 8 bitů, s programovým řídícím čipem, přerušovacím a DMA řídícím čipem, hodinovým čipem a dalšími součástmi. Pomocí mikroprogramového řízení a formátu instrukcí pro seskupování lze podle potřeby sestavit systém s požadovanou délkou slova. Jeho předností je rychlost zpracování a vysoká účinnost. Nevýhodou je velká spotřeba, velký je i počet čipů.

Jednočipový signálový procesor. Integruje aritmetickou jednotku, multiplikátor, paměť, paměť pouze pro čtení (ROM), vstupní a výstupní rozhraní a dokonce analogově-digitální, digitálně-analogovou konverzi atd., vše na jediném čipu. Má vysokou rychlost výpočtu, vysokou přesnost, nízkou spotřebu energie a velkou všestrannost. Ve srovnání s univerzálními mikroprocesory je jeho instrukční sada a režim adresování vhodnější pro běžné operace a datové struktury při zpracování signálů.

Integrace velmi velkého rozsahu(VLSI) pole procesor. Jedná se o signálový procesor, který používá velký počet procesorových jednotek k dokončení stejné operace na různých datech pod kontrolou jedné sekvence instrukcí pro získání vysokorychlostních výpočtů. Je velmi vhodný pro úlohy zpracování signálů s velkým množstvím dat, velkým množstvím výpočtů a silným opakovaným provozem. Často se používají ve spojení s univerzálními počítači k vytvoření výkonného systému zpracování signálu. Existují zhruba dva typy existujících procesorů pole, konkrétně procesory systolického pole.

A procesor s vlnovým polem. První používá jednotné synchronní hodiny a řídicí mechanismus pro celé pole a má výhody jednoduché struktury, dobré modularity a snadného rozšíření. Ten využívá nezávislé časování každé jednotky a mechanismus řízený daty. Přináší určité pohodlí do programování a design odolný proti chybám a také zlepšuje rychlost zpracování.

Směr vývoje

Digitální signálové procesory se vyvinuly z vyhrazených signálových procesorů v 70. letech 20. století na procesory pole VLSI a jejich aplikační pole se změnilo od původního hlasu, sonaru atd. Zpracování nízkofrekvenčních signály byly vyvinuty pro zpracování signálů velkého množství video dat, jako jsou radary a obrázky. Díky použití aritmetiky s plovoucí desetinnou čárkou a technologie paralelního zpracování se výrazně zlepšily možnosti zpracování signálových procesorů. Procesor digitálního signálu se bude nadále vyvíjet ve dvou směrech zlepšování rychlosti zpracování a přesnosti provozu. Struktura datového toku a struktura umělé neuronové sítě na architektuře se pravděpodobně stanou základním strukturálním modelem digitálního signálového procesoru nové generace.

AlgoritmusFormát

Existuje mnoho algoritmů DSP. Většina procesorů DSP používá aritmetiku s pevnou řádovou čárkou a čísla jsou vyjádřena jako celá čísla nebo desetinná místa mezi -1,0 a +1,0. Některé procesory používají aritmetiku s plovoucí desetinnou čárkou a data jsou vyjádřena ve formě mantisa plus exponent: mantisa x 2 exponent.

Aritmetika s plovoucí desetinnou čárkou je složitější konvenční algoritmus, pomocí dat s plovoucí desetinnou čárkou lze dosáhnout velkého dynamického rozsahu dat. Tento dynamický rozsah lze vyjádřit poměrem maximálního a minimálního čísla. Při použití DSP s pohyblivou řádovou čárkou se konstruktéři nemusí starat o problémy, jako je dynamický rozsah a přesnost. DSP s pohyblivou řádovou čárkou se programuje snadněji než DSP s pevnou řádovou čárkou, ale náklady a spotřeba energie jsou vysoké.

Vzhledem k ceně a spotřebě energie se DSP s pevným bodem obecně používají v hromadných produktech. Návrháři programování a algoritmů používají analýzu nebo simulaci k určení požadovaného dynamického rozsahu a přesnosti. Pokud se požadavek snadno vyvíjí a dynamický rozsah je velmi široký a přesnost je vysoká, můžete zvážit použití DSP s plovoucí desetinnou čárkou.

Výpočty s pohyblivou řádovou čárkou mohou být také implementovány softwarově za podmínky použití DSP s pevnou řádovou čárkou, ale takové softwarové programy zaberou hodně času procesoru, takže se používají jen zřídka. Účinnou metodou je „blok s plovoucí desetinnou čárkou“, který tuto metodu využívá ke zpracování skupiny dat se stejným exponentem, ale různými mantisami jako datové bloky. Zpracování "Block floating point" je obvykle implementováno softwarově.

Šířka dat

Šířka slova všech DSP s pohyblivou řádovou čárkou je 32 bitů, zatímco šířka slova DSP s pevnou řádovou čárkou je obecně 16 bitů a existují také 24 bitů a 20 bitů. Bit DSP, jako je řada DSP563XX od společnosti Motorola a řada ZR3800X společnosti Zoran. Protože šířka slova má velký vztah k vnější velikosti DSP, počtu pinů a velikosti požadované paměti, délka šířky slova přímo ovlivňuje cenu zařízení. Čím větší šířka slova, tím větší velikost, více pinů, větší nároky na paměť a odpovídající nárůst nákladů. Pod podmínkou splnění požadavků na design zkuste vybrat DSP s malou šířkou znaků, abyste snížili náklady.

Při výběru mezi pevnou a plovoucí desetinnou čárkou můžete zvážit vztah mezi šířkou slova a složitostí vývoje. Například kombinací instrukcí může 16bitové slovo-široké DSP zařízení implementovat také 32-bitový celoslovný algoritmus s dvojitou přesností. Pokud může jednoduchá přesnost splnit většinu požadavků na výpočty a pouze malé množství kódu vyžaduje dvojnásobnou přesnost, je tato metoda také proveditelná, ale pokud většina výpočtů vyžaduje vysokou přesnost, musíte zvolit procesor s větším slovem šířka.

Upozorňujeme, že většina zařízení DSP má stejnou šířku slova instrukce a datového slova, ale existují určité rozdíly. Například datové slovo ADI řady ADSP-21XX je 16 bitů a instrukční slovo je 24 bitů. .

Rychlost zpracování

Zda procesor splňuje požadavky na design, klíč spočívá v tom, zda splňuje požadavky na rychlost. Existuje mnoho způsobů, jak otestovat rychlost procesoru, z nichž nejzákladnějším je měření instrukčního cyklu procesoru.

Doba provádění instrukce však neukazuje skutečný výkon procesoru. Různé procesory provádějí různé úkoly v jedné instrukci. Pouhým porovnáním doby provádění instrukce nelze spravedlivě rozlišit rozdíl ve výkonu. Některé nové DSP přijímají architekturu velmi dlouhých instrukčních slov (VLIW). V této architektuře lze implementovat více instrukcí v jednom cyklu a každá instrukce implementuje méně úkolů než tradiční DSP. Proto je relativní k VLIW a zařízením DSP pro všeobecné použití. Jinými slovy, porovnávání velikosti MIPS může být zavádějící.

I ve srovnání s tradiční velikostí DSP MIPS existuje určitý stupeň jednostrannosti. Některé procesory například umožňují, aby se v jediné instrukci současně posunulo několik bitů, zatímco některé instrukce DSP mohou posunout pouze jeden bit dat; některé DSP mohou provádět paralelní data, která nemají nic společného s prováděnou instrukcí ALU. Zpracování (načtení operandů při provádění instrukcí) a některé procesory číslicových signálů mohou podporovat pouze datové paralelní zpracování související s prováděnými instrukcemi ALU; některé nové DSP umožňují definovat dvě MAC v rámci jediné instrukce. Výkon procesoru tedy nelze přesně získat pouhým porovnáním MIPS.

Jedním ze způsobů, jak vyřešit výše uvedené problémy, je použít základní operaci jako standard pro porovnání výkonu procesoru. Operace MAC se běžně používá, ale doba operace MAC nemůže poskytnout dostatek informací pro porovnání rozdílů ve výkonu DSP. Ve většině procesorů číslicových signálů je operace MAC implementována pouze v jediném instrukčním cyklu a její doba MAC se rovná době instrukčního cyklu, jak bylo zmíněno výše. Některé procesory číslicových signálů mohou zvládnout více úloh v jednom cyklu MAC než jiné procesory číslicových signálů. MAC čas neodráží výkon, jako jsou smyčkové operace, které se používají ve všech aplikacích.

Nejběžnější metodou je definovat sadu standardních rutin a porovnat rychlosti provádění na různých DSP. Tato rutina může být "jádrovou" funkcí algoritmu, jako jsou FIR nebo IIR filtry, nebo to může být celek nebo část aplikace, jako je kodér řeči.

Při porovnávání rychlosti procesorů DSP věnujte pozornost inzerovaným parametrům MOPS (milion operací za sekundu) a MFLOPS (milion operací s plovoucí desetinnou čárkou za sekundu), protože různí výrobci mají rozdílné chápání "provozu" a význam indexu je také odlišný. Některé procesory mohou například provádět operace násobení s plovoucí desetinnou čárkou a sčítání s plovoucí desetinnou čárkou současně, takže MFLOPS jejich produktů je dvakrát vyšší než MIPS.

Zadruhé, při porovnávání taktovací frekvence procesoru může být vstupní takt DSP stejný jako jeho instrukční rychlost, nebo může být dvojnásobný až čtyřnásobek instrukční rychlosti a různé procesory se mohou lišit. Kromě toho má mnoho DSP hodinové násobiče nebo smyčky fázového závěsu a mohou používat externí nízkofrekvenční hodiny pro generování vysokofrekvenčních hodinových signálů na čipu.

Praktická aplikace

Zpracování hlasu: kódování hlasu, syntéza hlasu, rozpoznávání hlasu, vylepšení hlasu, hlasová pošta, ukládání hlasu atd.

Obraz/grafika: zpracování dvourozměrné a trojrozměrné grafiky, komprese a přenos obrazu, rozpoznávání obrazu, animace, robotické vidění, multimédia, elektronické mapy, vylepšení obrazu atd.

Vojenské; důvěrná komunikace, radarové zpracování, sonarové zpracování, navigace, globální určování polohy, rádiové frekvenční skoky, vyhledávání a anti-vyhledávání atd.

Přístroje a měřiče: spektrální analýza, generování funkcí, sběr dat, seismické zpracování atd.

Automatické ovládání: ovládání, operace v hlubokém vesmíru, automatické řízení, ovládání robotů, ovládání disku atd.

Lékařství: naslouchátka, ultrazvuková zařízení, diagnostické nástroje, monitorování pacienta, elektrokardiogram atd.

Domácí spotřebiče: digitální audio, digitální televize, videotelefon, syntéza hudby, ovládání tónů, hračky a hry atd.

Příklady zpracování biomedicínského signálu:

CT: Počítačové zařízení pro rentgenovou tomografii. (Mezi nimi získal Nobelovu cenu Housefield, který vynalezl šéfa CT, britské společnosti EMI.)

CAT: Počítačové rentgenové zařízení pro prostorovou rekonstrukci. Objevují se celotělové skeny, trojrozměrné obrazy srdeční činnosti, cizí tělesa v mozkových nádorech a rekonstrukce obrazu lidského trupu. Analýza EKG.

Správa úložiště

Výkon DSP je ovlivněn jeho schopností spravovat paměťový subsystém. Jak již bylo zmíněno dříve, MAC a některé další funkce zpracování signálu jsou základními schopnostmi zpracování signálu zařízení DSP. Schopnost rychlého provádění MAC vyžaduje čtení jednoho instrukčního slova a dvou datových slov z paměti v každém instrukčním cyklu. Existuje několik způsobů, jak tohoto čtení dosáhnout. Například použití multi-interface paměti (umožňující vícenásobný přístup do paměti v každém instrukčním cyklu), oddělené instrukční a datové paměti ("Harvardská" struktura a její deriváty) a instrukční cache (umožňující číst instrukce z mezipaměti). místo paměti se tak uvolní paměť pro čtení dat).

Věnujte také pozornost velikosti podporovaného paměťového prostoru. Hlavním cílovým trhem pro mnoho DSP s pevným bodem jsou vestavěné aplikační systémy, ve kterých je paměť obecně malá, takže toto zařízení DSP má malou až střední paměť na čipu (asi 4K až 64K slov) a úzkou externí datovou sběrnici. Kromě toho je adresová sběrnice většiny DSP s pevným bodem menší nebo rovna 16 bitům, takže prostor externí paměti je omezený.

Některé DSP s pohyblivou řádovou čárkou mají malou nebo žádnou paměť na čipu, ale externí datová sběrnice je široká. Například TMS320C30 od TI má pouze 6K paměť na čipu, externí sběrnice je 24bitová a 13bitová externí adresová sběrnice. A ADI ADSP2-21060 má 4Mb paměť na čipu, kterou lze mnoha způsoby rozdělit na programovou a datovou paměť.

Při výběru DSP je potřeba vybírat podle velikosti úložného prostoru konkrétní aplikace a požadavků na externí sběrnici.

Typové charakteristiky

Procesory DSP a univerzální procesory (GPP), jako jsou Intel, Pentium nebo Power

PC mají velmi Velký rozdíl je v tom, že struktura a instrukce DSP jsou speciálně navrženy a vyvinuty pro zpracování signálu. Má následující vlastnosti.

Operace násobení a akumulace hardwaru (MAC)

Aby bylo možné efektivně dokončit operace násobení a akumulace, jako je filtrování signálu, musí procesor provádět efektivní operace násobení. GPP nebyly původně navrženy pro těžké operace násobení. Prvním velkým technickým vylepšením, které odlišovalo DSP od dřívějších GPP, bylo přidání specializovaného hardwaru schopného jednocyklové operace násobení a explicitní MAC instrukce.

Harvardská struktura

Tradiční GPP používají von Normanovu paměťovou strukturu. V této struktuře prochází paměťový prostor dvěma sběrnicemi (adresová sběrnice A a datová sběrnice), které jsou připojeny k jádru procesoru. Tato struktura nemůže splnit požadavek, že MAC musí přistupovat do paměti čtyřikrát v jednom instrukčním cyklu. DSP obecně používají Harvardskou strukturu. Ve struktuře Harvardu jsou dva úložné prostory: programový úložný prostor a datový úložný prostor. Jádro procesoru je k těmto úložným prostorům připojeno prostřednictvím dvou sad sběrnic, které umožňují dva současné přístupy k paměti. Toto uspořádání zdvojnásobuje šířku pásma procesoru. Ve struktuře Harvardu někdy přidáním druhého úložného prostoru pro data a sběrnice pro dosažení větší šířky pásma úložiště. Moderní vysoce výkonné GPP mají obvykle dvě vyrovnávací paměti na čipu, jednu pro data a jednu pro instrukce. Z teoretického hlediska je tato duální on-chip cache a sběrnicové spojení ekvivalentní Harvardské struktuře, ale GPP používají řídicí logiku k určení, která data a slova instrukcí se nacházejí v on-chip cache. Tento proces obvykle není pro programátory. Jak vidíte, v DSP mohou programátoři jasně řídit, která data a instrukce jsou uloženy v úložištích na čipu nebo mezipaměti.

Řízení smyčky s nulovou spotřebou

Společná vlastnost algoritmů DSP: většinu času zpracování stráví prováděním malého počtu instrukcí obsažených v relativně malé smyčce. Proto má většina procesorů DSP vyhrazený hardware pro řízení cyklu s nulovou spotřebou. Cyklus s nulovou spotřebou označuje cyklus, ve kterém může procesor provádět sadu instrukcí, aniž by trávil čas testováním hodnoty čítače cyklů, a hardware dokončí skok cyklu a zeslabení čítače cyklů. Některé DSP také implementují vysokorychlostní smyčky s jednou instrukcí prostřednictvím mezipaměti s jednou instrukcí.

Speciální režim adresování

DSP často obsahují speciální generátory adres, které mohou generovat speciální adresování vyžadované algoritmy zpracování signálu, jako je cyklické vyhledávání adres a adresování bitového přepínání. Cyklické adresování odpovídá algoritmu FIR filtru potrubí a bitové flip adresování odpovídá algoritmu FFT.

Předvídatelnost doby provedení

Většina aplikací DSP má náročné požadavky na práci v reálném čase, v každém případě musí být veškerá zpracování dokončena ve stanovený čas. Toto omezení v reálném čase vyžaduje, aby programátor určil, kolik času každý vzorek zabere, nebo alespoň kolik času bude použito v nejhorším případě. Proces DSP spouštějící program je pro programátora transparentní, takže je snadné předvídat dobu provádění každé úlohy. U vysoce výkonných GPP se však v důsledku použití velkého množství ultrarychlé datové a programové mezipaměti a dynamické alokace programů stává predikce doby provádění komplikovanou a obtížnou.

Hodně periferních zařízení

DSP mají periferní zařízení, jako je DMA, sériové porty, linkové porty a časovače.

Úvod do znalostí

Formát algoritmu

Algoritmus s pohyblivou řádovou čárkou je složitější konvenční algoritmus, pomocí dat s pohyblivou řádovou čárkou lze dosáhnout velkého dynamického rozsahu dat (tento dynamický rozsah lze vyjádřit poměrem maximálního a minimálního čísla). Při použití DSP s pohyblivou řádovou čárkou se konstruktéři nemusí starat o problémy, jako je dynamický rozsah a přesnost. DSP s pohyblivou řádovou čárkou se programuje snadněji než DSP s pevnou řádovou čárkou, ale náklady a spotřeba energie jsou vysoké.

Šířka dat

Šířka slova všech DSP s pohyblivou řádovou čárkou je 32 bitů, zatímco šířka slova DSP s pevnou řádovou čárkou je obecně 16 bitů. Existují také 24bitové a 20bitové DSP, jako je řada DSP563XX od společnosti Motorola a řada ZR3800X společnosti Zoran. Protože šířka slova má velký vztah k vnější velikosti DSP, počtu pinů a velikosti požadované paměti, délka šířky slova přímo ovlivňuje cenu zařízení. Čím větší šířka slova, tím větší velikost, více pinů, větší nároky na paměť a odpovídající nárůst nákladů. Pod podmínkou splnění požadavků na design zkuste vybrat DSP s malou šířkou znaků, abyste snížili náklady.

Při výběru mezi pevnou a plovoucí desetinnou čárkou můžete zvážit vztah mezi šířkou slova a složitostí vývoje. Například kombinací instrukcí může 16bitové slovo-široké DSP zařízení implementovat také 32bitový celoslovný algoritmus s dvojitou přesností (samozřejmě aritmetika s dvojitou přesností je mnohem pomalejší než aritmetika s jednoduchou přesností). Pokud může jednoduchá přesnost splnit většinu požadavků na výpočty a pouze malé množství kódu vyžaduje dvojnásobnou přesnost, je tato metoda také proveditelná, ale pokud většina výpočtů vyžaduje vysokou přesnost, musíte zvolit procesor s větším slovem šířka.

Uvědomte si prosím, že šířka slova instrukce a datového slova u většiny zařízení DSP je stejná a existují určité rozdíly. Například datové slovo řady ADSP-21XX od ADI (Analog Devices Company) má 16 bitů a instrukce The word je 24 bitů.

Rychlost zpracování

Zda procesor splňuje požadavky na design, klíč spočívá v tom, zda splňuje požadavky na rychlost. Existuje mnoho způsobů, jak otestovat rychlost procesoru. Nejzákladnější je změřit instrukční cyklus procesoru, tedy čas potřebný k tomu, aby procesor provedl nejrychlejší instrukci. Převrácená hodnota instrukčního cyklu se vydělí jedním milionem a poté se vynásobí počtem instrukcí provedených v každém cyklu. Výsledkem je nejvyšší rychlost procesoru, v jednotkách milionů instrukcí za sekundu, MIPS.

Doba provádění instrukce však neukazuje skutečný výkon procesoru. Různé procesory provádějí různé úkoly v jedné instrukci. Pouhým porovnáním doby provádění instrukce nelze spravedlivě rozlišit rozdíl ve výkonu. Některé nové DSP používají architekturu velmi dlouhého instrukčního slova (VLIW). V této architektuře lze implementovat více instrukcí v jednom cyklu a každá instrukce implementuje méně úkolů než tradiční DSP. Proto je relativní k VLIW a zařízením DSP pro všeobecné použití. Jinými slovy, porovnávání velikosti MIPS může být zavádějící.

Jedním ze způsobů, jak vyřešit výše uvedené problémy, je použít základní operaci (spíše než instrukce) jako standard pro porovnání výkonu procesoru. Operace MAC se běžně používá, ale doba operace MAC nemůže poskytnout dostatek informací pro porovnání rozdílů ve výkonu DSP. Ve většině procesorů číslicových signálů je operace MAC implementována pouze v jediném instrukčním cyklu a její doba MAC se rovná době instrukčního cyklu, jak bylo zmíněno výše. Některé procesory číslicových signálů mohou zvládnout více úloh v jednom cyklu MAC než jiné procesory číslicových signálů. MAC čas neodráží výkon, jako jsou smyčkové operace, které se používají ve všech aplikacích.

Nejběžnější metodou je definovat sadu standardních rutin a porovnat rychlosti provádění na různých DSP. Tato rutina může být "základní" funkcí algoritmu, jako jsou FIR nebo IIR filtry atd., nebo to může být celá aplikace nebo její část (jako je kodér řeči). Obrázek 1 ukazuje výkon několika zařízení DSP testovaných pomocí nástrojů BDTI.

Procesor digitálního signálu

Praktická aplikace

Zpracování hlasu: kódování hlasu, syntéza hlasu, rozpoznávání hlasu, vylepšení hlasu, hlasová pošta, ukládání hlasu atd.

Obraz/grafika: zpracování 2D a 3D grafiky, komprese a přenos obrazu, rozpoznávání obrazu, animace, robotické vidění, multimédia, elektronické mapy, vylepšení obrazu atd.

Vojenské; důvěrná komunikace, radarové zpracování, sonarové zpracování, navigace, globální určování polohy, rádiové frekvenční skoky, vyhledávání a anti-vyhledávání atd.

Přístroje a měřiče: spektrální analýza, generování funkcí, sběr dat, seismické zpracování atd.

Automatické ovládání: ovládání, operace v hlubokém vesmíru, automatické řízení, ovládání robotů, ovládání disku atd.

Lékařství: naslouchátka, ultrazvuková zařízení, diagnostické nástroje, monitorování pacienta, elektrokardiogram atd.

Domácí spotřebiče: digitální audio, digitální televize, videotelefon, syntéza hudby, ovládání tónů, hračky a hry atd.

Příklady zpracování biomedicínského signálu:

CT: Počítačové zařízení pro rentgenovou tomografii. (Mezi nimi získal Nobelovu cenu Housefield, který vynalezl hlavu CT, British EMI.)

Analýza EKG.

Správa úložiště

Výkon DSP je ovlivněn jeho schopností spravovat paměťový subsystém. Jak již bylo zmíněno dříve, MAC a některé další funkce zpracování signálu jsou základními schopnostmi zpracování signálu zařízení DSP. Schopnost rychlého provádění MAC vyžaduje čtení jednoho instrukčního slova a dvou datových slov z paměti v každém instrukčním cyklu. Existuje mnoho způsobů, jak tohoto čtení dosáhnout, včetně multi-interface paměti (umožňující vícenásobný přístup k paměti v každém instrukčním cyklu), samostatné paměti instrukcí a dat ("Harvardská" struktura a její deriváty) a instrukční cache (umožňující z Cache číst instrukce místo paměti, čímž se uvolní paměť pro čtení dat). Obrázky 2 a 3 ukazují rozdíl mezi harvardskou paměťovou strukturou a „von Normanovou“ strukturou používanou mnoha mikrokontroléry.

Při výběru DSP je potřeba vybírat podle velikosti úložného prostoru konkrétní aplikace a požadavků na externí sběrnici.

Typové charakteristiky

Procesory DSP a univerzální procesory (GPP), jako jsou Intel, Pentium nebo Power

PC jsou velmi odlišné, tyto rozdíly vytvářejí Struktura a instrukce pro DSP jsou speciálně navrženy a vyvinuty pro zpracování signálu a mají následující vlastnosti.

·Operace násobení a akumulace hardwaru (MAC)

·Harvardská struktura

Tradiční GPP používají Feng. Normanská struktura paměti. V této struktuře je paměťový prostor připojen k jádru procesoru prostřednictvím dvou sběrnic (adresová sběrnice a datová sběrnice). Tato struktura nemůže uspokojit, že MAC musí provést čtyři operace s pamětí v jednom instrukčním cyklu. Požadavky na druhou návštěvu. DSP obecně používají Harvardskou strukturu. Ve struktuře Harvardu jsou dva úložné prostory: programový úložný prostor a datový úložný prostor. Jádro procesoru je k těmto úložným prostorům připojeno prostřednictvím dvou sad sběrnic, které umožňují dva současné přístupy k paměti. Toto uspořádání zdvojnásobuje šířku pásma procesoru. Ve struktuře Harvardu někdy přidáním druhého úložného prostoru pro data a sběrnice pro dosažení větší šířky pásma úložiště. Moderní vysoce výkonné GPP mají obvykle dvě vyrovnávací paměti na čipu, jednu pro data a jednu pro instrukce. Z teoretického hlediska je tato duální on-chip cache a sběrnicové spojení ekvivalentní Harvardské struktuře, ale GPP používají řídicí logiku k určení, která data a slova instrukcí se nacházejí v on-chip cache. Tento proces obvykle není pro programátory. Jak vidíte, v DSP mohou programátoři jasně řídit, která data a instrukce jsou uloženy v úložištích na čipu nebo mezipaměti.

Řízení smyčky s nulovou spotřebou

·Speciální režim adresování

DSP často obsahují speciální generátory adres, které mohou generovat speciální adresování vyžadované algoritmy zpracování signálu, jako je adresování smyček a adresování bitového přepínání. Cyklické adresování odpovídá algoritmu FIR filtru potrubí a bitové flip adresování odpovídá algoritmu FFT.

·Předvídatelnost doby provedení

Většina aplikací DSP má náročné požadavky na práci v reálném čase. V každém případě musí být všechny zpracovatelské práce specifikovány Dokončeno včas. Toto omezení v reálném čase vyžaduje, aby programátor určil, kolik času každý vzorek zabere, nebo alespoň kolik času bude použito v nejhorším případě. Proces DSP spouštějící program je pro programátora transparentní, takže je snadné předvídat dobu provádění každé úlohy. U vysoce výkonných GPP se však v důsledku použití velkého množství ultrarychlé datové a programové mezipaměti a dynamické alokace programů stává predikce doby provádění komplikovanou a obtížnou.

·Spousta periferních zařízení

DSP mají periferní zařízení, jako je DMA, sériové porty, linkové porty a časovače.

Kritéria hodnocení

Klasifikace výkonu

Výkon procesorů DSP lze rozdělit do tří stupňů: nízkonákladové, nízkovýkonné DSP a nízkoenergetické DSP střední třídy A různé špičkové DSP. Nízkonákladové výkonné low-end DSP jsou nejrozšířenější procesory v oboru. Mezi produkty této řady patří: ADSP-21xx, TMS320C2xx, DSP560xx a další řady, jejich provozní rychlost je obecně 20-50MIPS a při zachování vhodné spotřeby energie a úložné kapacity a zároveň poskytují vysoce kvalitní výkon DSP. Středně drahé DSP procesory díky zvýšené taktovací frekvenci v kombinaci se složitějším hardwarem pro zlepšení výkonu tvořily produkty střední třídy DSP, jako je řada DSP16xx, TMS320C54x, jejich provozní rychlost je 100 ~ 150 MIPS, obvykle se používají v bezdrátových telekomunikačních zařízeních a vysokorychlostní demodulátory, je vyžadována relativně vysoká rychlost zpracování a nízká spotřeba energie. Vzhledem k tomu, že špičkové DSP jsou poháněny poptávkou po ultra-vysokorychlostním zpracování, jejich struktura se skutečně začala klasifikovat a diverzifikovat. Příslušná struktura je podrobně popsána v další části. Hlavní frekvence špičkových DSP je nad 150 MHz a rychlost zpracování je nad 1000 MIPS, jako je řada TMS320C6X od TI, Tiger　SHARC od ADI atd.

Hodnotící indikátory

Ukazatelů pro hodnocení výkonu procesoru je mnoho, nejpoužívanější je rychlost, ale velmi důležité jsou také ukazatele spotřeby energie a kapacity paměti, zejména v aplikacích vestavěných systémů. Vzhledem k rostoucímu počtu DSP je pro projektanty systému obtížnější vybrat procesor, který může poskytnout nejlepší výkon na daném aplikačním zařízení. V minulosti se návrháři systémů DSP spoléhali na MIPS nebo podobné metriky, aby získali hrubou představu o relativním výkonu poskytovaném různými čipy. Bohužel s diverzifikací procesorové technologie jsou tradiční měření, jako je MIPS, stále méně a více nepřesná, protože MIPS ve skutečnosti neměří výkon. Protože jednou z charakteristik DSP aplikací je, že většina zpracovatelské práce je soustředěna v části programu (core program), je možné testovat a hodnotit DSP procesor s referenčními programy souvisejícími se zpracováním signálu. BDTI dokončila sadu základních standardů a zaregistrovala nový typ hybridního měření rychlosti: skóre BDTI.

Úvod do struktury

Přehled

V posledních dvou letech nelze vyšší výkon procesoru DSP vyřešit tradiční strukturou, proto byla navržena různá vylepšení Výkon strategie. Zvyšování frekvence hodin se zdá být omezené a nejlepším způsobem je zvýšit paralelismus. Zvýšení paralelismu operací lze dosáhnout dvěma způsoby: zvýšením počtu operací prováděných každou instrukcí nebo zvýšením počtu instrukcí provedených v každém instrukčním cyklu. Tyto dva paralelní požadavky vytvořily řadu nových struktur pro DSP.

Vylepšené

DSP

Dříve používaly procesory DSP komplexní a smíšené instrukční sady, což programátorům umožňovalo v jedné instrukci kódovat více operací. Procesory DSP tradičně vydávají a provádějí pouze jednu instrukci v jednom instrukčním cyklu. Tato jednoproudová komplexní metoda instrukcí umožňuje procesoru DSP získat velmi vysoký výkon bez potřeby velkého množství paměti.

Při zachování struktury DSP a výše uvedené sady instrukcí beze změny, jedním ze způsobů, jak zvýšit zátěž každé instrukce, je použití dalších prováděcích jednotek a zvýšení datových cest. Například některé špičkové DSP mají dva násobiče místo jednoho. DSP, které používají tuto metodu, nazýváme 撛銮啃畃覫榫覫諛, protože jejich struktura je podobná předchozí generaci DSP, ale výkon je výrazně zvýšen přidáním prováděcích jednotek. Samozřejmě musí být současně vylepšena také instrukční sada, aby programátor mohl specifikovat více paralelních operací v jedné instrukci a využít tak výhody dalšího hardwaru. Příklady vylepšených DSP jsou Lucent DSP16000 a ADI ADSP2116x. Výhodou vylepšených DSP je, že jsou kompatibilní a mají podobnou cenu a spotřebu energie jako dřívější DSP. Nevýhodou je složitá struktura, složité instrukce a omezený další vývoj.

VLIW

Struktura

As mentioned earlier, traditional DSP processors use complex mixed instructions, and Only one instruction flows and executes in the instruction loop. However, recently some DSPs adopt a more RISC-based instruction set, and execute multiple instructions in one instruction cycle, using a large unified register file. For example, Siemems' Carmel, Philips' TriMedia, and TI's TMS320C62XX processor family all use a very long instruction word (VLIW) structure. The C62xx processor fetches a 256-bit instruction packet each time, parses the packet into 8 32-bit instructions, and then directs them to its 8 independent execution units. In the best case, C62xx executes 8 instructions at the same time. In this case, it reaches a very high MIPS rate (such as 1600MIPS). The advantages of the VLIW structure are high performance, regular structure (potentially easy to program and good target compilation system).缺点是高功耗、代码膨胀－需要宽的程序存储器、新的编程/编译困难（需跟踪指令安排，易破坏流水线使性能下降）。

超标量体

超标量体系结构

象VLIW处理器一样，超标量体系结构并行地流出和执行多个指令。但跟VLIW处理器不同的是，超标量体系结构不清楚指定需要并行处理的指令，而是使用动态指令规划，根据处理器可用的资源，数据依赖性和其他的因素来决定哪些指令要被同时执行。超标量体系结构已经长期用于高性能的通用处理器中，如Pentium和PowerPC。最近，ZSP公司开发出第一个商业的超标量体系结构的DSP

ZSP164xx。超标量结构的优点是性能有大的跨越、结构规整、代码宽度没有明显增长。缺点是非常高的功耗、指令的动态安排使代码优化困难。

SIMD

结构

单指令多数据流（SIMD）处理器把输入的长的数据分解为多个较短的数据，然后由单指令并行地操作，从而提高处理海量、可分解数据的能力。该技术能大幅度地提高在多媒体和信号处理中大量使用的一些矢量操作的计算速度，如坐标变换和旋转。

通用处理器SIMD增强的两个例子是Pentium的MMX扩展和PowerPC族的AltiVec扩展。 simd在一些高性能的DSP处理器中也有应用。例如，DSP16000在其数据路中支持有限的SIMD风格的操作，而Analog

Devices最近推出了有名的SHARC的新一代DSP处理器，进行了SIMD能力的扩展。 SIMD结构由于使总线、数据通道等资源充分使用，并无需改变信号处理（含图象、语音）算法的基本结构，因此SIMD结构使用越来越普遍。 SIMD结构遇到的问题是算法、数据结构必须满足数据并行处理的要求，为了加速，循环常常需要被拆开，处理数据需要重新安排调整。通常SIMD仅支持定点运算。

混合结构

DSP/微控制器的混合结构

许多的应用需要以控制为主的软件和DSP软件的混合。一个明显的例子是数字蜂窝电话，因为其中有监控和语音处理的工作。一般地，微处理器在控制上能提供良好的性能而在DSP性能上则很糟，专用的DSP处理器的特性则刚好相反。因此，最近有一些微处理器产商开始提供DSP增强版本的微处理器。用单处理器完成两种软件的任务是很有吸引力的，因为其可以潜在地提供简化设计，节省版面空间，降低总功耗，降低系统成本等。 DSP和微处理器结合的方法有：

·在一个结上集成多种处理器，如MotorolaDSP5665x

·DSP作为协处理器，如ARMPiccolo

·DSP核移值到已有的位处理器，如SH－DSP

·微控制器与已有的DSP集成在一起，如TMS320C27xx

·全部新的设计，如TriCore

随着对DSP能力需求的提高，DSP处理器结构正在进行新的和革新的设计，DSP、MCU、CPU的结构优点相互借用。

发展趋势

综述

DSP处理器发展的趋势是结构多样化，集成单片化用户化，开发工具更完善，评价体系更全面更专业。

趋势

VLIW结构、超标量体系结构和DSP/MCU混合处理器是DSPs结构发展的新潮流。 VLIW和超标量结构能够获得很高的处理性能。 DSP/MCU混合可以简化应用系统设计，降低体积和成本。高性能通用处理器（GPPs）借用了DSPs的许多结构优点，其浮点处理速度比高档DSPs还要快。高性能GPPs一般时钟频率为200～500MHz，具有超标量、SIMD结构，单周期乘法操作，好的存储器带宽，转移预测功能，因此GPPs正在涉足DSP领域。但由于GPPs缺乏实时可预测性，优化DSP代码困难，有限的DSP工具支持，高功耗等问题，因此GPPs在DSP中的应用还有限。但瞄准嵌入系统应用的高性能GPPs与DSPs进行混合，形成专用的嵌入GPPs，如Hitachi的SH－DSP，ARM的Piccolo，Siemens的TriCore。嵌入GPPs保留原有的高性能，并加强DSP实时预测、控制等方面的能力，与专用DSP处理器形成了对照。

在DSPs综合集成方面，处理器核和快速用户可定制能力是重要的。预计将出现和流行：用户可定制DSPs，块组建DSPs，可编程整数DSPs，DSPs化现场可编程门阵列（FPGAs），更专用化的DSPs，多媒体DSPs等。更令人鼓舞的是未来DSP处理器将集成DSP处理器核，微控制器，存储器RAM和ROM，串行口，模数转换器，数模转换器，用户定义数字电路，用户定义模拟电路等，因此DSP处理系统一般将不再是若干印制板（如信号调理板，A/D板，D/A板，接口定时板等）组成的大系统。

由于DSPS结构的多样化，DSPS性能测试将变得更加困难，MIPS、MOPS、MFLOPS、BOPS等指标将越来越不能准确反映DSPS的性能，因此需要更细更专业化的测试评价标准。对具体应用来说，某些单项功能测试结果，可能显得更重要。

随着DSPs性能的提高，开发工具可能比处理器结构将更重要，因为只有有效的开发工具，才能使处理器得到普遍使用，并使性能充分发挥。片上Debug是实时调试的最好手段，它将采用与JTAG兼容的Debug口。 C编译器的效率仍然是重点，如何方便容易地进行有效代码开发是关键。指令软件仿真器显得更重要，更精确的指令软件仿真器将得到开发。多类型DSP调试开发工具将混合集成在一起。 DSPs开发工具将是一个充满机遇和挑战的领域。

DSP处理器存在两种发展趋势：一是DSP应用越来越多，如手机和便携式音频播放器等。 DSP将集成更多功能，如A/D转换、LCD控制器等，系统成本和器件数将会大为降低。另一个趋势是将DSP作为IP出售，如亿恒科技公司的Camel和TriCore内核。随着EDA工具的不断成熟，系统设计工程师将更容易地修改DSP内核，加入用户专用外围电路以实现更专业化、更低成本的DSP解决方案。

80年代还属于少数人研究的数字信号处理（DSP），进入90年代以来，已逐渐成为人们最常用的工程术语之一。处理器应用广泛的原因在于，处理器的制造技术发展得极为先进，使处理器的成本下降到这一水平：它可用在消费品和其它对成本敏感的系统中；处理器的处理速度上升到这一水平：它可满足大部分高速实时信号处理的需求。在产品中越来越多地使用DSP处理器，加剧了对更快、更便宜、更节省能量的DSP处理器的开发和迅速发展。

DSP处理器（DSPs）的品种越来越繁多，除了大家熟知的四大DSPs产商：TexasInstruments（德州仪器）公司、Lucent Technologies（朗讯技术）公司、Analog

Devies（模拟设备）公司和Motorola（摩托罗拉）公司，大约还有80家DSPs产商。它们生产的DSPs主要用于特殊功能的设备，如调制解调器、MPEG译码器、硬盘驱动器等。 DSP处理器可分为两大类：定点DSPs和浮点DSPs。定点DSPs发展迅速，品种最多，处理速度为20～2000MIPS。浮点DSPs基本由TI和AD公司垄断，处理速度40～1000MFLOPS。 DSPs的性能已形成低、中、高三档，高端产品处理器结构发生了深刻的变化，形成了多样化的趋势。

选购指南

DSP处理器的应用领域很广，但实际上没有一个处理器能完全满足所有的或绝大多数应用需要，设计工程师在选择处理器时需要根据性能、成本、集成度、开发的难易程度以及功耗等因素进行综合考虑。

DSP器件按设计要求可以分为两类。第一类，应用领域为廉价的、大规模嵌入式应用系统，如手机、磁盘驱动(DSP用作伺服电机控制)以及便携式数字音频播放器等。在这些应用中价格和集成度是最重要的考虑因素。对于便携式电池供电的设备，功耗也是一个关键的因素。尽管这些应用常常需要开发运行于DSP的客户应用软件和外围支持硬件，但易于开发的要求仍然是次要的因素，因为批量生产可以分摊开发成本，从而降低单位产品的开发成本。

另外一类是需要用复杂算法对大量数据进行处理的应用，例如声纳探测和地震探测等，也需要用DSP器件。该类设备的批量一般较小、算法要求苛刻、产品很大而且很复杂。所以设计工程师在选择处理器时会尽量选择性能最佳、易于开发并支持多处理器的DSP器件。有时，设计工程师更喜欢选用现成的开发板来开发系统而不是从零开始硬件和软件设计，同时可以采用现成的功能库文件开发应用软件。

在实际设计时应根据具体的应用选择合适的DSP。不同的DSP有不同的特点，适用于不同的应用，在选择时可以遵循以下要点。

DSP开发的简便性

对不同的应用来说，对开发简便性的要求不一样。对于研究和样机的开发，一般要求系统工具能便于开发。而如果公司在开发下一代手机产品，成本是最重要的因素，只要能降低最终产品的成本，一般他们愿意承受很烦琐的开发，采用复杂的开发工具(当然如果大大延迟了产品上市的时间则是另一回事)。

因此选择DSP时需要考虑的因素有软件开发工具(包括汇编、链接、仿真、调试、编译、代码库以及实时操作系统等部分)、硬件工具(开发板和仿真机)和高级工具(例如基于框图的代码生成环境)。

选择DSP器件时常有如何实现编程的问题。一般设计工程师选择汇编语言或高级语言(如C或Ada)，或两者相结合的办法。大部分的DSP程序采用汇编语言，由于编译器产生的汇编代码一般未经最优化，需要手动进行程序优化，降低程序代码大小和使流程更合理，进一步加快程序的执行速度。这样的工作对于消费类电子产品很有意义，因为通过代码的优化能弥补DSP性能的不足。

使用高级语言编译器的设计工程师会发现，浮点DSP编译器的执行效果比定点DSP好，这有几个原因：首先，多数的高级语言本身并不支持小数算法；其次，浮点处理器一般比定点处理器具有更规则的指令，指令限制少，更适合编译器处理；第三，由于浮点处理器支持更大的存储器，能提供足够的空间。编译器产生的代码一般比手动生成的代码更大。

不管是用高级语言还是汇编语言实现编程，都必须注意调试和硬件仿真工具的使用，因为很大一部分的开发时间会花在这里。几乎所有的生产商都提供指令集仿真器，在硬件完成之前，采用指令集仿真器对软件调试很有帮助。如果所用的是高级语言，对高级语言调试器功能进行评估很重要，包括能否与模拟机和/或硬件仿真器一起运行等性能。

大多数DSP销售商提供硬件仿真工具，许多处理器具有片上调试/仿真功能，通过采用IEEE1149.1JTAG标准的串行接口访问。该串行接口允许基于扫描的仿真，即程序员通过该接口加载断点，然后通过扫描处理器内部寄存器来查看处理器到达断点后寄存器的内容并进行修改。

很多的生产商都可以提供现成的DSP开发系统板。在硬件没有开发完成之前可用开发板实现软件实时运行调试，这样可以提高最终产品的可制造性。对于一些小批量系统甚至可以用开发板作为最终产品电路板。

支持多处理器

在某些数据计算量很大的应用中，经常要求使用多个DSP处理器。在这种情况下，多处理器互连和互连性能(关于相互间通信流量、开销和时间延迟)成为重要的考虑因素。如ADI的ADSP-2106X系列提供了简化多处理器系统设计的专用硬件。

电源管理和功耗

DSP器件越来越多地应用在便携式产品中，在这些应用中功耗是一个重要的考虑因素，因而DSP生产商尽量在产品内部加入电源管理并降低工作电压以减小系统的功耗。在某些DSP器件中的电源管理功能包括：

a.降低工作电压：许多生产商提供低电压DSP版本(3.3V，2.5V，或1.8V)，这种处理器在相同的时钟下功耗远远低于5V供电的同类产品。

b.“休眠”或“空闲”模式：绝大多数处理器具有关断处理器部分时钟的功能，降低功耗。在某些情况下，非屏蔽的中断信号可以将处理器从“休眠”模式下恢复，而在另外一些情况下，只有设定的几个外部中断才能唤醒处理器。有些处理器可以提供不同省电功能和时延的多个“休眠”模式。

c.可编程时钟分频器：某些DSP允许在软件控制下改变处理器时钟，以便在某个特定任务时使用最低时钟频率来降低功耗。

d.外围控制：一些DSP器件允许程序停止系统未用到的外围电路的工作。

不管电源管理特性怎么样，设计工程师要获得优秀的省电设计很困难，因为DSP的功耗随所执行的指令不同而不同。多数生产商所提供的功耗指标为典型值或最大值，而TI公司给出的指标是一个例外，该公司的应用实例中详细地说明了在执行不同指令和不同配置下的功耗。

成本因素

在满足设计要求条件下要尽量使用低成本DSP，即使这种DSP编程难度很大而且灵活性差。在处理器系列中，越便宜的处理器功能越少，片上存储器也越小，性能也比价格高的处理器差。

封装不同的DSP器件价格也存在差别。例如，PQFP和TQFP封装比PGA封装便宜得多。

在考虑到成本时要切记两点。首先，处理器的价格在持续下跌；第二点，价格还依赖于批量，如10，000片的单价可能会比1，000片的单价便宜很多。

国内外现状

数字信号处理（Digital Signal Processing，简称DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。数字信号处理是围绕着数字信号处理的理论、实现和应用等几个方面发展起来的。数字信号处理在理论上的发展推动了数字信号处理应用的发展。反过来，数字信号处理的应用又促进了数字信号处理理论的提高。而数字信号处理的实现则是理论和应用之间的桥梁。数字信号处理是以众多的学科为理论基础的，它所涉及的范围及其广泛。例如，在数学领域，微积分、概率统计、随机过程、数值分析等都是数字信号处理的基本工具，与网络理论、信号与系统、控制论、通信理论、故障诊断等也密切相关。一些新兴的学科，如人工智能、模式识别、神经网络等，都与数字信号处理密不可分。可以说，数字信号处理是把许多经典的理论体系作为自己的理论基础，同时又使自己成为一系列新兴学科的理论基础。

长期以来，信号处理技术—直用于转换或产生模拟或数字信号。其中应用得最频繁的领域就是信号的滤波。此外，从数字通信、语音、音频和生物医学信号处理到检测仪器仪表和机器人技术等许多领域中，都广泛地应用了数字信号处理技术。数字信号处理己经发展成为一项成熟的技术，并且在许多应用领域逐步代替了传统的模拟信号处理系统。

世界上三大DSP芯片生产商有德克萨斯仪器公司、模拟器件公司和摩托罗拉公司。

数字信号处理的书籍很多，其中以麻省理工学院奥本海姆编著的《Discrete Time Signa Processing》最为经典，有中译本《离散时间信号处理》由西安交通大学出版。