Johdanto
Muistin latenssi osoittaa ajan, jonka järjestelmä odottaa muistivastausta ennen siirtymistään tietojen käyttövalmiustilaan. Se esitetään yleensä neljällä peräkkäisellä arabialaisella numerolla, kuten "3-4 -4-8", yleisesti ottaen mitä myöhempiä neljä numeroa ovat, mitä suurempi arvo, mitä pienempiä neljä numeroa, sitä parempi muistin suorituskyky. Koska viivettä ei ole pienempi kuin 2-2-2-5, Kansainvälinen muististandardijärjestö uskoo, että 0 tai 1 latenssia ei voida saavuttaa nykyisellä dynaamisella muistitekniikalla. Mutta se ei johdu siitä, että mitä pienempi viive, sitä suurempi on muistin suorituskyky, koska CL-tRCD-tRP-tRAS:n neljää arvoa käytetään yhdessä, ja keskinäisen vaikutuksen aste on erittäin suuri, ja suorituskyky ei ole pahin, kun arvo on suurin, joten se on järkevämpää Parametrien suhde on erittäin tärkeä.
Ensimmäinen numero on tärkein. Se edustaa viivettä (CASLatency) rekisteröidyn lukukomennon ja ensimmäisen lähtödatan, eli CL-arvon, välillä ja yksikkö on kellojakso. Tämä on pystysuuntaisen osoitepulssin vasteaika.
Toinen numero edustaa viiveaikaa muistirivin osoitteesta sarakeosoitteeseen (RAStoCASDelay), joka on tRCD.
Kolmas numero edustaa esilatausaikaa (RASPrecharge) muistirivin osoiteohjaimesta, joka on tRP. Viittaa aikaväliin rivin lopusta muistin uudelleenkäynnistykseen.
Neljäs numero edustaa muistirivin osoiteohjaimen Act-to-PrechargePrechargeDelay (tRAS) aktivointiaikaa,
Yksityiskohtainen selitys
Muistilla on erityinen viive. Termi on "Latency". Ymmärtääksemme viiveen elävästi, voimme yhtä hyvin pitää muistia tallennettujen tietojen joukkona tai EXCEL-taulukkona. Kunkin tiedon sijainnin määrittämiseksi jokainen data on merkitty rivin ja sarakkeen lajittelunumerolla. Kun rivi on määritetty, tiedot ovat yksilöllisiä sarakkeen numeron jälkeen. Kun muisti toimii, muistin ohjaussiru lähettää ennen tiettyjen tietojen lukemista tai kirjoittamista ensin tiedon riviosoitteen, tämä RAS-signaali (RowAddressStrobe, riviosoitesignaali) aktivoituu ja ennen muuntamista rivitiedoiksi se tarvitsee Useiden suoritusjaksojen jälkeen CAS-signaali (ColumnAddressStrobe, sarakeosoitesignaali) aktivoituu. Useat suoritusjaksot RAS-signaalin ja CAS-signaalin välillä ovat RAS-CAS-viiveaika. CAS-signaalin suorittamisen jälkeen kestää myös useita suoritusjaksoja. Tämä suoritusjakso on noin 2–3 sykliä käytettäessä tavallista PC133 SDRAM:ia, kun taas DDRRAM on 4–5 sykliä. DDR:ssä todellinen CAS-viiveaika on 2–2,5 suoritusjaksoa. RAS-to-CAS-aika riippuu tekniikasta, se on noin 5-7 jaksoa, mikä on myös viiveen perustekijä.
Muistilla, jossa on pienempi CL-asetus, on suurempi etu, joka voidaan ilmaista kokonaisviiveajasta. Muistin kokonaisviiveellä on laskentakaava, kokonaisviiveaika = järjestelmän kellojakso × CL-moodin numero + pääsyaika (tAC). Ymmärretään ensin pääsyajan (tAC) käsite. tAC on lyhenne sanoista AccessTimefromCLK, joka viittaa tulokellojen enimmäismäärään, kun CAS-viive on suurin. Se mitataan nanosekunteina. Se on täysin erilainen käsite kuin muistin kellosykli. Ne kaikki mitataan nanosekunteina. Pääsyaika (tAC) edustaa lukemiseen ja kirjoittamiseen kuluvaa aikaa, ja kellotaajuus edustaa muistin nopeutta.
Toimintatapa
Ota esimerkki viiveen kokonaisajan laskemiseksi. Esimerkiksi DDR333-muistin käyttöaika on 6ns ja sen muistin kellojakso on 6ns (DDR-muistin kellojakso = 1X2/muistitaajuus, jos DDR400-muistin taajuus on 400, kellojaksoksi voidaan laskea 5ns). Asetamme emolevyn BIOSissa CL:ksi 2.5, kokonaisviiveaika = 6nsX2.5+6ns=21ns, ja jos CL on 2, niin kokonaisviiveaika = 6nsX2+6ns=18ns, mikä pienenee 3 ns. aika.
Kokonaisviiveajan näkökulmasta CL-arvon koolla on keskeinen rooli. Joten käyttäjät, joilla on korkeat järjestelmävaatimukset ja pitävät ylikellotuksesta, haluavat yleensä ostaa muistia pienemmällä CL-arvolla. Tällä hetkellä DDR:n suorituskyvyn parantamisen lisäksi muistin kellotaajuutta lisäämällä useat muistihiukkasten valmistajat ovat harkinneet CAS-viiveajan lyhentämistä edelleen parantaakseen muistin suorituskykyä.
Mitä pienempi CL-arvo, sitä parempi suorituskyky ei kuitenkaan ole, koska muut tekijät vaikuttavat näihin tietoihin. Esimerkiksi uuden sukupolven prosessorien nopeat välimuistit ovat tehokkaampia, mikä tarkoittaa, että prosessorit harvoin lukevat tietoja suoraan muistista. Lisäksi saraketietoja tullaan käyttämään useammin, joten myös RAS-to-CAS:n esiintymisen todennäköisyys on korkea, ja myös lukuaika kasvaa. Lopuksi joskus tapahtuu, että suuri määrä dataa luetaan samanaikaisesti. Tässä tapauksessa viereiset muistitiedot luetaan kerralla, ja CAS-viiveaika esiintyy vain kerran.
Todellinen ehdotus
Muistin ostoa valittaessa on parasta valita muisti samalla CL-asetuksella, koska järjestelmässä on sekoitettu erinopeuksia ja järjestelmä toimii hitaammin , Eli kun CL2.5:n ja CL2:n muisti asetetaan isäntään samaan aikaan, järjestelmä saa ne molemmat automaattisesti toimimaan CL2.5-tilassa, mikä aiheuttaa resurssien tuhlausta.